快科技10月12日消息，芯片行业有个常识：一种新材料能在实验室做出来，和能大批量做出来，是完全两回事，下一代芯片的候选材料里，二维半导体厚度只有一个原子层，但一直卡在"造得齐"这道关上。

韩国科学技术院（KAIST）与初创公司TDS Innovation的团队在《自然》发表论文，给出了一个控制晶体生长位置的方法。

二维半导体被看重，是因为它比现在的硅薄得多，理论上电子跑起来更省电。

石墨烯是最常被提到的例子，但它没有带隙（决定材料能否当开关用的关键指标），做不了晶体管，二硫化钼（MoS₂）这类过渡金属硫化物单层则带带隙，才真正有希望接替硅。

卡住的地方在良率，二维半导体在晶圆上生长时，晶体会随机地在生长区域的各个位置开始结晶，于是同一块区域长出多个晶体，长大后相互接触，交界处形成晶界，拉低电学性能，也让不同器件的表现参差不齐。

韩国团队的做法叫刻蚀通量介导的单一中心成核（EF-SCN），思路是反着来，不让晶体在哪些地方长：在生长区域四周做一圈氧化物阻挡层，氧化物分解释放的氧气会横向扩散形成刻蚀通量，把除了几何中心之外所有位置的晶体形成都压住，逼着晶体只在正中间长出来。

用这套工艺做出的场效应晶体管（FET，芯片的基本单元）电荷载流子迁移率高于此前选择性生长的二硫化钼晶体管报告的水平。

在一块两厘米见方的基底上做的单独测试中，400个图案位置里有397个长出了单晶，相当于400次只失败3次，成功率99.3%。

论文共同作者、TDS Innovation联合首席执行官Kibum Kang表示，接下来会在控制生长起点的基础上，把高质量单晶均匀地长在想要的位置，并将其发展成让逻辑和存储器靠得更近的下一代半导体工艺。

二维半导体材料被寄予厚望还有一个原因，就是它够薄，能把逻辑和存储器垂直堆叠在一起，在同样面积内容纳更多功能，同时减少数据搬运带来的时间和能耗。

互补场效应晶体管（CFET）就是这种思路的产物，它把n型和p型晶体管垂直堆叠而不是并排摆放，IBM和英特尔都展示过这类三维堆叠方案。

TDS Innovation的Jony Jung透露，公司的目标是让二维半导体在2030年前后实现商用，AI（包括具身AI和机器人）带来的需求增长可能把采用时间往前推，但量产时间还要看后续验证。