正文内容 评论(0

3个原子厚度!Intel:2030年搞定1万亿晶体管
2022-12-04 18:29:00  出处:快科技 作者:上方文Q 编辑:上方文Q     评论(0)点击可以复制本篇文章的标题和链接

晶体管数量/密度一直是衡量半导体技术进步的重要指标,目前已经可以做到单芯片1000多亿个晶体管,比如Intel Ponte Vecchio GPU。

IEDM 2022 IEEE国际电子器件会议上,Intel公布了多项新的技术突破,将继续贯彻已经诞生75年的摩尔定律,目标是在2030年做到单芯片集成1万亿个晶体管,是目前的10倍。

3个原子厚度!Intel:2030年搞定1万亿晶体管

3个原子厚度!Intel:2030年搞定1万亿晶体管
摩尔定律原型

从应变硅、高K金属栅极、FinFET立体晶体管,到未来的RibbonFET GAA环绕栅极晶体管、PowerVia后置供电,再到2.5D EMIB+3D Foveros、Foveros Direct/Omni封装技术,Intel一直在从各项技术上推动摩尔定律。

IEDM 2022会议上,Intel披露了三个方面的技术突破:

3个原子厚度!Intel:2030年搞定1万亿晶体管

1、下一代3D封装准单芯片

基于混合键合(hybrid bonding),将集成密度和性能再提升10倍。

同时,间距缩小到3微米,使得多芯片互连密度和带宽媲美如今的单芯片SoC。

3个原子厚度!Intel:2030年搞定1万亿晶体管

2、超薄2D材料在单芯片内集成更多晶体管

使用厚度仅仅3个原子的2D通道材料,Intel展示了GAA堆栈纳米片,在双栅极结构上,在室温环境、低漏电率下,达成了非常理想的晶体管开关速度。

第一次深入揭示了2D材料的电接触拓扑,可实现更高性能、更有弹性的晶体管通道。

3个原子厚度!Intel:2030年搞定1万亿晶体管

3、高性能计算能效、内存新突破

Intel研发了可垂直堆叠在晶体管之上的全新内存,并首次展示了全新的堆叠铁电电容,性能媲美传统铁电沟道电容,可用于在逻辑芯片上打造FeRAM。

Intel正在打造300毫米直径的硅上氮化镓晶圆,比标准的氮化镓提升20倍。

Intel在超高能效方面也取得了新的突破,尤其是晶体管在断电后也能保存数据,三道障碍已经突破两道,很快就能达成在室温下可靠运行。

3个原子厚度!Intel:2030年搞定1万亿晶体管

3个原子厚度!Intel:2030年搞定1万亿晶体管

3个原子厚度!Intel:2030年搞定1万亿晶体管

3个原子厚度!Intel:2030年搞定1万亿晶体管
Intel制造工艺路线图

3个原子厚度!Intel:2030年搞定1万亿晶体管
Intel封装技术路线图

【本文结束】如需转载请务必注明出处:快科技

责任编辑:上方文Q

  • 支持打赏
  • 支持0

  • 反对

  • 打赏

文章价值打分

当前文章打分0 分,共有0人打分
  • 分享好友:
  • |

  • 热门文章
  • 换一波

  • 好物推荐
  • 换一波

  • 关注我们

  • 微博

    微博:快科技官方

    快科技(原驱动之家)官方微博
  • 今日头条

    今日头条:快科技

    带来硬件软件、手机数码最快资讯!
  • 抖音

    抖音:kkjcn

    科技快讯、手机开箱、产品体验、应用推荐...