[65纳米的几项关键技术（二）]

材料技术－－增强型应变硅（Strained Silicon）

应变硅技术在英特尔的90纳米工艺中得到采用，大家可能会认为这项技术徒有虚名，因为采用该技术的Prescott在功耗方面令人极度失望。事实并非如此，应变硅技术的着眼点并非降低功耗，而是加速晶体管内部电流的通过速度，让晶体管获得更出色的效能。所谓应变硅，指的是一种仅有1.2纳米厚度的超薄氧化物层，利用应变硅代替原来的高纯硅制造晶体管内部的通道，可以让晶体管内的原子距离拉长，单位长度原子数目变少，当电子通过这些区域时所遇到的阻力就会减少，由此达到提高晶体管性能的目的。90纳米工艺中的应变硅实际上是使用硅锗（PMOS）和含镍的硅化物（NMOS）两种材料，二者均可使晶体管的激励电流平均提升20%左右，所付出的成本提升代价则只有2%，费效比是非常明显的。反映到实际指标上，就是处理器可以工作在更高的工作频率上，单就这个因素而言，Prescott的表现还是非常值得肯定的。

在65纳米工艺中，英特尔决定采用更先进的第二代高性能应变硅，该技术可以让晶体管的激励电流进一步提升到30%，优于90纳米工艺中的第一代应变硅。英特尔表示，凭借这项技术，英特尔可以确保在65纳米工艺中继续领先。而鉴于应变硅技术的明显效果，IBM、AMD等半导体企业都准备开发类似的技术。

标准掩模（Standard Mask）、相移掩模（Phase Shift Mask）以及硅晶圆上已经印制好的线路（Printed Lines on Si Wafer）比较。应变硅技术可减弱通道中电流的阻力

材料技术－－高K值材料

与应变硅加速晶体管内电流速度相反，在不同晶体管之间需要更好的绝缘，以避免电流泄漏的问题。在90纳米工艺之前，这个问题并不严重，因为晶体管之间有较长的距离。但转换到90纳米工艺之后，不同晶体管的间距变得非常之短，电流泄漏现象变得异常严重。而为了抵消泄漏的电流，芯片不得不要求更大的供电量，造成的直接后果就是芯片功耗增加。我们可以看到，无论英特尔还是AMD，90纳米工艺制造的产品都没有在功耗方面表现出应有的优势，而按照惯例，每次新工艺都会让同型芯片的功耗降低30%左右。

对于65纳米工艺来说，这个问题到了非解决不可的地步。IBM和AMD都采用SOI（绝缘层上覆硅，Silicon On Insulator）技术，SOI有效隔断了各电极向衬底流动的漏电流，使之只能够通过晶体管流动，但它对于同级晶体管之间的阻隔效果并不理想。英特尔早先认为SOI技术难度太大，所以没在此花费功夫。当然，他们也认为无法继续用二氧化硅做为晶体管的门—通道之间的绝缘层。为此，英特尔决定采用高K值的氧化物材料来制造晶体管的栅极，英特尔称之为“高K门电介质”（High K gate Dielectric）。这种材料对电子泄漏的阻隔效果可以达到二氧化硅的10000倍，电子泄漏基本被阻断，这样就可以在绝缘层厚度降低到0.1纳米时还拥有良好的电子隔绝效果。

不过，使用高K电介质材料来替代二氧化硅要面对许多技术问题，例如高K介质器件的门限电压可能迅速窜升到500毫伏甚至更高，芯片在运行过程中受热升温后，晶体管的门限电压也将以不可预测的幅度来回摆动，这些问题很可能影响芯片的稳定性。为此，找到具有高稳定性的高K值材料至关重要，英特尔没有透露65纳米工艺将使用哪一种高K值材料，但他们声称这些问题都已经得到良好的解决。若高K材料得到成功应用，英特尔将在65纳米工艺上遥遥领先对手，该工艺生产的CPU芯片将会具有相当出色的功耗表现，目前Prescott高功耗的麻烦将一去不复返。

材料技术－－低K电介质材料

在90纳米工艺中，英特尔只能实现7层铜互联结构，而IBM大约在2000年时就成功研发出8层铜互联技术。进入到65纳米工艺之后，英特尔终于实现了8层铜互联结构，每一个芯片可以容纳8个不同的逻辑电路层。层数越多，芯片占据的面积就越小，成本越低，但同时也要面对更多的技术问题。例如，不同的电路层需要用导线连接起来，为了降低导线的电阻（R值），各半导体厂商都采用金属铜来代替以往的金属铝（这也是“铜互联”的得名由来）。其次，两个电路层之间会产生一定的电容效应（C值），由导线电阻R和层间寄生电容C共同产生的RC延迟决定着芯片的高速性能。电路层越多，RC延迟就越高，芯片不仅难以实现高速度而且会增加能耗。使用电阻率更低的铜代替铝作为导线，可以一定程度降低RC延迟。但在此之后，电路层之间的寄生电容C对RC延迟就起到主要的影响了。

解决这个问题并不难。由于寄生电容C正比于电路层隔绝介质的介电常数K，若使用低K值材料（K<3）作为不同电路层的隔绝介质，问题便迎刃而解了。英特尔为65纳米工艺准备了一种K值很低的含碳氧化物（Carbon Doped Oxide，CDO），但他们也未具体说明氧化物的类型，我们也就无法作进一步的介绍。

让晶体管“睡眠”

虽然新工艺引入一定程度上降低了芯片的功耗，但为了尽可能获得高性能，芯片的规模一再扩大、频率飞速提升，它的功耗水平也一直在缓慢地向上提升，到现在，主流处理器的功耗超过百瓦，而且还一直呈现向上提升态势。但是，对应的散热技术并没有任何革命性的进步，为功耗高达百瓦的CPU散热已经接近极限—基于这个理由，英特尔不得不放弃NetBurst架构转入双核心体系，最近英特尔取消了4GHz的Prescott处理器也是因为同样的原因。

转变处理器设计思路是解决问题的根本办法，但制造技术的改进同样可以起到良好的缓解作用。众所周知，CPU的缓存单元从来都是发热大户，尤其是二级缓存占据晶体管总量的一半不止、对功耗的“贡献”也极为可观。为了降低大容量缓存带来的高热量，英特尔为其65纳米SRAM芯片中引入了全新的“睡眠晶体管”功能，当SRAM内的某些区域处于闲置状态时，睡眠晶体管就会自动切断该区域的电流供应，从而令芯片的总功耗大大降低。此时，睡眠晶体管可以看作是SRAM的小型控制器，虽然它们自己并不会进入睡眠状态，但却可以控制SRAM单元的晶体管进行“睡眠”。这项技术与Pentium M的低功耗缓存设计有异曲同工之妙，虽然这二者在原理上并不相同。“睡眠晶体管”是在半导体制造技术层级上实现，可用于任何架构的CPU芯片，而Pentium M的低功耗缓存则是一项电路控制技术，它只对Pentium M架构的产品有效，其他处理器若要有类似的功能就必须改变逻辑设计。不难看出，英特尔的“睡眠晶体管”技术更有通用价值，未来的Itanium、Xeon、桌面处理器和移动处理器都可以从中受益。

使用高K材料制造晶体管的栅极，可很好解决电流泄漏的问题。

使用低K电介质材料隔绝多个电路层，可有效降低层间的寄生电容，提高芯片性能。