正文内容 评论(0)

英伟达承认芯片设计走弯路:单核性能被牺牲多年 智能体AI逼着改回来
2026-10-19 09:38:38  出处:快科技 作者:红茶 编辑:红茶     评论(0)点击可以复制本篇文章的标题和链接复制对文章内容进行纠错纠错

快科技10月19日消息,据报道,英伟达Vera CPU团队在近期访谈中罕见承认,过去多年云端基础设施为追求核心数量,牺牲了单线程性能与IPC。而Agentic AI的爆发,正在迫使这一趋势发生逆转。

英伟达承认芯片设计走弯路:单核性能被牺牲多年 智能体AI逼着改回来

英伟达团队回顾了数据中心CPU的演进路线:2010年代初期,英特尔等厂商以高主频、少核心为设计重心,单核性能强但总吞吐量低。随着超大规模云厂商崛起,行业转向规模经济,x86厂商从单晶粒设计转向多Chiplet布局,核心数大幅膨胀。

但核心数的扩张是以牺牲单核优化为代价的。英伟达团队直言,使用Chiplet后,芯片上根本没有足够空间去为每个核心做性能设计,单线程性能和IPC因此长期停滞。

Agentic AI改变了这一切。AI智能体在GPU与CPU之间高速循环执行任务,CPU必须瞬间完成顺序工作,才能避免昂贵的GPU闲置。这要求CPU在并发负载下依然保持强大的单线程性能和可预测的低延迟。

为此,Vera CPU放弃Chiplet路线,将全部88个Olympus核心与176个线程集成在单晶粒上。

据英伟达官方数据,Vera的单核性能最高可达AMD EPYC Venice的1.5倍,在智能体编排任务中比Sapphire Rapids快约2.2倍。这意味着英伟达正试图同时占据高单核性能与高吞吐量这两个过去难以兼得的象限。

英伟达承认芯片设计走弯路:单核性能被牺牲多年 智能体AI逼着改回来

【本文结束】如需转载请务必注明出处:快科技

责任编辑:红茶

文章内容举报

  • 支持打赏
  • 支持0人

  • 反对

  • 打赏

文章价值打分

当前文章打分0 分,共有0人打分
  • 分享好友:
  • |
本文收录在
#NVIDIA#英伟达#Vera

  • 热门文章
  • 换一波

  • 好物推荐
  • 换一波

  • 关注我们

  • 微博

    微博:快科技官方

    快科技官方微博
  • 今日头条

    今日头条:快科技

    带来硬件软件、手机数码最快资讯!
  • 抖音

    抖音:kkjcn

    科技快讯、手机开箱、产品体验、应用推荐...