正文内容 评论(0

台积电3D芯片2021年量产:面向5nm工艺 苹果或首发
2019-04-22 12:44:09  出处:超能网  作者:孟宪瑞 编辑:随心     评论(0)点击可以复制本篇文章的标题和链接

本文转载自超能网,其他媒体转载须经超能网同意。

上周台积电发布了2018年报,全年营收342亿美元,占到了全球晶圆代工市场份额的56%,可谓一家独大。在先进工艺上,台积电去年量产7nm工艺,进度领先友商一年以上,今年量产7nm EUV工艺,明年还有5nm EUV工艺,3nm工艺工厂也在建设中了。

作为全球最大的晶圆代工公司,台积电在半导体制造上的技术没啥可说的了,但很多人不知道的是台积电近年来加大了半导体封装技术的研发,过去几年能够独家代工苹果A系列处理器也是跟他们的封装技术进步有关。

日前在台积电说法会上,联席CEO魏哲家又透露了台积电已经完成了全球首个3D IC封装,预计在2021年量产,据悉该技术主要面向未来的5nm工艺,最可能首发3D封装技术的还是其最大客户苹果公司。

在苹果A系列处理器代工中,三星曾经在A9处理器分到一杯羹,与台积电分享了苹果订单,不过从A10处理器开始都是台积电独家代工了,而台积电能够赢得苹果青睐也不只是因为半导体制造工艺,还跟台积电能够整合先进封装工艺有关。

在半导体制造黄金定律摩尔定律逐渐失效的情况下,单纯指望制造工艺来提高芯片集成度、降低成本不太容易了,所以先进封装技术这几年发展很快。此前台积电推出了扇出型晶圆级封装(InFO WLP)以及CoWoS封装工艺,使得芯片有更好的电气特性,能实现更高的内存带宽和低功耗运行能力,能使到移动设备有更好性能和更低功耗。

不过InFO WLP、CoWoS本质上还是2.5D封装,业界追求的一直是真3D封装,去年台积电宣布推出Wafer-on-Wafer(WoW) 封装技术,通过TSV硅穿孔技术实现了真正的3D封装,而这个封装技术主要用于未来的7nm及5nm换工艺。

虽然台积电在上周的说法会上没有明确提及他们首发的3D IC工艺是否为Wafer-on-Wafer(WoW)封装技术,但猜测起来就是这个新技术了,毕竟3D封装是2019年的热门新技术,英特尔之前推出的Foreros封装也是3D芯片封装的一种。

根据台积电的说法,他们的3D IC封装技术已经完成了技术开发,不过2021年才会量产,这个时候他们的主力工艺还是5nm EUV级别的。至于哪家客户都成为第一个吃螃蟹的,预计苹果还是最先采用台积电3D封装的公司,以往也是苹果率先使用台积电2.5D封装的,他们有这个需求,也有这个资本。

台积电3D芯片2021年量产:面向5nm工艺 苹果或首发

责任编辑:文章纠错

  • 支持打赏
  • 支持0

  • 反对

  • 打赏

文章价值打分

当前文章打分0 分,共有0人打分
  • 分享好友:
  • |
本文收录在
#台积电#芯片

  • 热门文章
  • 换一波

  • 好物推荐
  • 换一波

  • 关注我们

  • 微博

    微博:快科技官方

    快科技官方微博
  • 今日头条

    今日头条:快科技

    带来硬件软件、手机数码最快资讯!
  • 抖音

    抖音:kkjcn

    科技快讯、手机开箱、产品体验、应用推荐...