快科技5月30日消息，针对此前华为正式发布的韬半导体新定律，英伟达CEO黄仁勋给出了一个颇为轻描淡写的公开评价，称这对华为来说是实打实的技术突破，但对台积电并不会构成任何威胁。

他表示台积电在芯片堆叠和3D封装技术领域已经深耕接近10年，相关技术储备非常先进，华为采用这类技术，完全可以在不用把半导体制程线宽打磨得更细的前提下，把芯片里的晶体管数量直接加倍，甚至能提升3到4倍，这本身是非常不错的技术路径，但台积电和台湾地区掌握这类技术已经有10年时间了。

这个初听起来貌似很公允的评价，实际上完全建立在一个根本性的认知误解之上。

黄仁勋直接把华为自研的逻辑折叠技术，等同于台积电耕耘了近十年的常规3D封装技术同类产物，潜台词无非是华为现在搞出来的东西，台积电十年前就已经成熟落地了。

但核心问题是，华为的逻辑折叠和传统意义上的3D封装，根本就不是同一个维度的技术。

逻辑折叠本身是华为韬定律框架下的一项核心底层技术，它将原本全部平铺在二维平面上的电路，通过三维立体折叠和垂直互连的方式重新堆叠排布，能让芯片里关键路径的走线长度直接缩短50%到80%，大幅降低信号传播过程中产生的RC负载，从底层提升芯片性能。

北京大学集成电路学院发布的相关文章，把两者之间的区别讲得更加透彻。文章明确提出了真3D与赝3D的范式划分，赝3D技术是以整个功能模块为最小单位分配到某一片die上，同一模块内部的所有标准单元必然要全部放在同一片die当中，不存在跨die拆分的可能。

而真3D技术则支持在单个模块内部自由划分，同一个模块里的标准单元可以被分布到不同的die上，能解锁的设计空间大了不止一个量级。

在后续的优化空间层面，赝3D技术是在每片独立的die上各自完成优化，大量复用传统2D芯片的成熟EDA工具，完全不允许跨die的逻辑变换、移动等操作。真3D技术则是把多die共同构建的整体空间作为统一的设计空间，所有设计阶段都能在完整的三维设计空间里完成搜索和寻优，完全不限制跨die逻辑变换、移动等各类操作。

华为的逻辑折叠技术，直接把芯片物理实现的最小单位从die推进到了“标准单元在三维空间中的位置”，这才是真正的底层范式转移。

台积电的CoWoS、SoIC等先进封装技术固然技术实力过硬，但它们的工作对象是多颗独立制造完成的die，逻辑折叠的工作对象则是同一颗die内部的组合逻辑门。

两者的差异，一个是把已经做好的积木搭得更紧凑一些，另一个是在设计积木本身形状的时候，就提前规划好怎么让它自己站得更稳，底层逻辑完全不在一个层面。

说到底，韬定律的思想内核，本质上是一场从传统的“几何思维”转向全新“系统思维”的产业范式革命，这也是黄仁勋这次的评价有失偏颇的核心原因。