正文内容 评论(0

AVX512惹麻烦 英特尔大小核给AMD上了一课 Zen5锐龙吸取教训
2023-06-05 08:01:28  出处:快科技 作者:宪瑞 编辑:宪瑞     评论(0)点击可以复制本篇文章的标题和链接

快科技6月5日消息,英特尔2021年推出的12代酷睿Alder Lake处理器应该是20多年来桌面x86最大的一次变革,首次引入了异步架构,CPU由大小核两种组成,英特尔的官方说法是P核、E核。

P核负责高性能任务,E核主要是高密度任务,这点跟Arm的小核偏向省电不同,这也是Intel不愿意称之为大小核的原因,因为E核的性能也不弱。

AVX512惹麻烦 英特尔大小核给AMD上了一课 Zen5锐龙吸取教训

P+E核的引入让英特尔获得了性能、多核、成本及面积等多方面的优势,而且4个E核面积才相当于1个P核,因此轻松堆出12核以上的产品,这让AMD苦不堪言。

AMD什么时候跟进大小核架构还不确定,但是AMD倒是明确从Intel的教训中学到了一课,那就是英特尔在AVX512指令集上的做法,E核是不支持的,P核支持,但是为了两个核心同步,英特尔最终封杀了AVX512指令集,这也引发网友不满。

AVX512惹麻烦 英特尔大小核给AMD上了一课 Zen5锐龙吸取教训

台北电脑展2023期间,AMD副总裁、客户端渠道业务总经理David McAfee在采访中就谈到了这一点,表示设计两种不同ISA指令集及IPC性能的性能核、效能核不一定是正确的方法,这会带来更多的复杂性,AMD已经研究了核心设计的不同选项,(英特尔的做法)不是AMD正在使用的方法。

他说的AMD做法指的就是Zen4与Zen4C核心的区别,后者是AMD 128核处理器Bergamo使用的小核心,基于Zen4核心改进的,但指令集及IPC是一样的,主要是精简了缓存结构以减少核心面积。

AMD认为这种大小核的设计更好,Windows系统的调度优化等都是很成熟的,不用考虑指令集及工作负载的不同。

不过AMD的大小核并没有混搭,Bergamo上全是Zen4C核心,锐龙桌面处理器用上大小核混搭架构至少要等Zen5了,会有Zen5及Zen5C两种核心,AMD已经从英特尔的教训中学了一课,Zen5大小核是不会出现指令集不同这样的尴尬了。

AVX512惹麻烦 英特尔大小核给AMD上了一课 Zen5锐龙吸取教训

【本文结束】如需转载请务必注明出处:快科技

责任编辑:上方文Q

  • 支持打赏
  • 支持0

  • 反对

  • 打赏

文章价值打分

当前文章打分0 分,共有0人打分
  • 分享好友:
  • |
本文收录在
#Intel#AMD#CPU处理器

  • 热门文章
  • 换一波

  • 好物推荐
  • 换一波

  • 关注我们

  • 微博

    微博:快科技官方

    快科技官方微博
  • 今日头条

    今日头条:快科技

    带来硬件软件、手机数码最快资讯!
  • 抖音

    抖音:kkjcn

    科技快讯、手机开箱、产品体验、应用推荐...