正文内容 评论(0)

Intel布局20年后的半导体芯片技术:CFET、3D堆叠、混合键合等都要上
2026-10-25 21:19:54  出处:快科技 作者:宪瑞 编辑:宪瑞     评论(0)点击可以复制本篇文章的标题和链接复制对文章内容进行纠错纠错

快科技10月25日消息,Intel在先进半导体工艺上终于追上来了,18A工艺已经对标台积电N2工艺,下一代的14A工艺技术指标跟台积电的A14差距在5%以内,量产进度甚至有可能提前一年半载。

只不过Intel不会停留在追赶阶段上,未来肯定想着反超台积电,毕竟过去几十年中Intel一直都是全球工艺最先进的半导体公司,只不过14nm之后被台积电抢先了。

接下来的几年中,Intel的重点是改进18A-P工艺,量产14A及14A-P工艺,High NA EUV光刻技术更成熟,解决光罩面积缩水导致的一系列问题,在产能及效率上跟台积电竞争代工市场。

再往后还有针对下一个10年到20年的技术布局,在前几天的Dwarkesh Podcast访谈节目中,Intel CTO、制程工艺负责人 Chris Auth、Jack Kavalieros等人也透露了面向2045年的技术路线。

这里面涉及多个方向的技术变化,晶体管结构会从GAA转向CFET互补场效应晶体管,该结构会把P、N垂直堆叠,进一步提高晶体管密度,但也有刻蚀、良率及散热等方面的挑战。

材料方面,随着金属线越来越窄,传统的铜线也面临电阻等方面的挑战,Intel表示希望用稀有金属钌替代铜,不过也不是所有线路都能替代,铜线依然有用武之地。

在晶体管及材料之外,芯片封装技术的地位也会愈发重要,Hybrid bonding混合键合可以做到更精细的间距,从而实现更高的带宽,也是绕不过去的技术选项。

Intel布局20年后的半导体芯片技术:CFET、3D堆叠、混合键合等都要上

Intel布局2045年之后的技术并不是现在才出现的,至少在2018、2019年就有过多次报道了,而2045年这个时间点也是之前IMEC比利时微电子中心公布过的芯片工艺路线图上的节点,细节比Intel这次公布的还多,那个时候至少是A2节点以内,也就是0.2nm以下,晶体管甚至还要从CFET升级到2DFET二维晶体管。

只不过这距离现在还有20年时间,很多东西变数比较多,最终能不能实现也是未知数。

Intel布局20年后的半导体芯片技术:CFET、3D堆叠、混合键合等都要上

【本文结束】如需转载请务必注明出处:快科技

责任编辑:宪瑞

文章内容举报

  • 支持打赏
  • 支持0人

  • 反对

  • 打赏

文章价值打分

当前文章打分0 分,共有0人打分
  • 分享好友:
  • |

  • 热门文章
  • 换一波

  • 好物推荐
  • 换一波

  • 关注我们

  • 微博

    微博:快科技官方

    快科技官方微博
  • 今日头条

    今日头条:快科技

    带来硬件软件、手机数码最快资讯!
  • 抖音

    抖音:kkjcn

    科技快讯、手机开箱、产品体验、应用推荐...