正文内容 评论(0

3D-DRAM堆叠杀入英伟达生态!d-Matrix推理芯片接入NVLink Fusion:能效比HBM高10倍
2026-09-11 19:36:45  出处:快科技 作者:红茶 编辑:红茶     评论(0)点击可以复制本篇文章的标题和链接复制对文章内容进行纠错纠错

快科技9月11日消息,AI推理芯片初创公司d-Matrix于9月10日宣布,与英伟达达成多年产品路线图合作。其下一代Raptor推理XPU将通过NVLink Fusion接入英伟达MGX机架参考设计,首批系统预计2027年第四季度出货。

d-Matrix成立于2019年,由微软M12基金支持,累计融资4.5亿美元,估值达20亿美元。该公司专注于AI推理加速,此前推出的Corsair平台采用3D-DRAM堆叠技术,单卡带宽超100TB/s,能效比HBM方案高10倍。

能效比HBM高10倍!d-Matrix抱上英伟达大腿:推理芯片接入NVLink Fusion

此次合作的核心是让Raptor XPU直接复用英伟达已验证的机架级基础设施。NVLink Fusion是英伟达面向第三方XPU和CPU设计者开放的互联平台,第三方芯片可直接接入NVLink Scale-Up域,共享MGX机架的液冷、供电与供应链体系。

规格方面,Raptor采用第六代NVLink Fusion互联,单加速器带宽3.6TB/s,72卡全对等域聚合带宽达260TB/s,与英伟达Vera Rubin处于同一水平。机架形态完全兼容MGX参考设计,数据中心运营商可在同一机架内混跑GPU、CPU与XPU。

d-Matrix的核心技术路线是3D-DRAM堆叠,将计算逻辑裸片直接堆叠在DRAM之上。

实测中Raptor单卡带宽约105TB/s,平均flit延迟约2.5纳秒。每个Raptor卡由最多4个MCM组成,每个MCM含4个chiplet,单个chiplet提供4GB内存与约12.5TB/s带宽,八个chiplet组成32GB内存的完整加速卡。

d-Matrix预计2026年底完成Raptor流片。英伟达方面表示,NVLink Fusion让XPU厂商无需从零搭建机架级基础设施,可将精力集中在处理器架构本身。

值得注意的是,接入NVLink Fusion也意味着d-Matrix的客户需配套采购英伟达Vera CPU、BlueField-4 DPU、ConnectX-9 SuperNIC等组件。

d-Matrix暂未公布Raptor的具体算力、功耗及能效比数据。

能效比HBM高10倍!d-Matrix抱上英伟达大腿:推理芯片接入NVLink Fusion

【本文结束】如需转载请务必注明出处:快科技

责任编辑:红茶

文章内容举报

  • 支持打赏
  • 支持0

  • 反对

  • 打赏

文章价值打分

当前文章打分0 分,共有0人打分
  • 分享好友:
  • |

  • 热门文章
  • 换一波

  • 好物推荐
  • 换一波

  • 关注我们

  • 微博

    微博:快科技官方

    快科技官方微博
  • 今日头条

    今日头条:快科技

    带来硬件软件、手机数码最快资讯!
  • 抖音

    抖音:kkjcn

    科技快讯、手机开箱、产品体验、应用推荐...