台积电加速先进工艺开发速度，研发团队正积极将45纳米工艺转移至生产端，业界预期最快2007年底首颗45纳米工艺客户芯片便可望正式问世。同时台积电也证实，45纳米工艺研发团队在顺利将技术移转给生产端后，接手下一世代22纳米技术平台开发，与目前32纳米工艺研发团队多路并进。台积电指出，预估最快32纳米工艺将于2009年试产，未来务求延续每2年一代的摩尔定律速度前进。

台积电研发部门平台目前兵分2路前进，一是开发目前正如火如荼迈入量产的45纳米工艺，另一则是规划中的32纳米工艺技术。根据台积电技术蓝图规画，45纳米工艺将于近日量产，台积电研发资深处长米玉杰则证实，近期确实将45纳米工艺技术转移至生产端，率先投产的是45纳米低功耗工艺，紧接着将推出45纳米工艺的半世代40纳米低功耗工艺，之后才推出45纳米泛用工艺。

业界预期，台积电2007年底前首颗客户45纳米工艺芯片应可望问世，米玉杰则说，之后研发平台将转进接手22纳米工艺研发工作，与既有32纳米工艺研发团队并进。台积电预计，最快32纳米工艺将在2009年第4季度推出低功耗工艺，值得注意的是，过去推出1代逻辑电路工艺，通常与随后混讯、RFCMOS及嵌入式内存工艺相距2年，未来将缩短至仅距离1~2季度。

台积电研发部门将45、32纳米工艺区隔为不同平台，2008年又将任务编组为22、32纳米工艺研发平台，这样双头并进策略，除与每一代工艺延续性相关，更能善用2批不同团队交替作法加速研发平台开发，全力朝下一代工艺迈进。台积电未来仍将确保摩尔定律约每2年1代工艺速度前进。据此推算，台积电22纳米工艺投产应落在2011年附近。

此外，台积电表示，未来还希望突破做到超过摩尔定律(More than Moore)，这里指的是透过芯片整合如开发3D封测，目前台积电在封测技术蓝图规划也已出炉，包括在65、45纳米工艺将提供PBGA、无铅封测、CSP及晶圆级CSP(WLCSP)等解决方案，搭配客户加速芯片上市进程。