Intel技术和制造小组主管Mike Mayberry表示，他们目前正在研究一种新的晶体管设计，以便于让他们的处理器能装入更多存储器，提高产品性能。公司准备在本周举行的IEDM 2006（International Electron Devices Meeting）大会上发表他们的“浮体单元（floating-body cell）”计划。

Mayberry的任务是生产更小的晶体管，浮体单元技术的目标就是提高缓存密度。缓存用来存储频繁读写的数据，它的速度比一般外部存储介质快得多，但是SRAM满足不了他们的需求——它需要六个晶体管构建一个单元并存储1bit的信息。公司的目标是让一个晶体管就能存储1bit的信息，嵌入式DRAM基本能满足要求，但它的缺点是慢，而且贵。

利用浮体单元技术，当你向一块硅晶绝缘体晶片上的晶体管传入电荷时，它将像一个电容器那样保存一部分电荷——这就可以用来表示1bit，科学家们称这种现象为“历史效应”。

目前东芝和伯利克的加州大学都在致力于浮体单元的研究，他们的成果主要有两点不同：BOX厚度和底层电压。BOX越厚，保存电荷所需的底层电压就越高，如何取得平衡，就看厂商的选择了。

Intel对这种技术的改进就是不再采用一个栅极（gate），而是将之分为前栅极（FG）和后栅极（BG），BOX厚度和底层电压根据需要设定后大小不变，而用调节前栅极和后栅极的方式来控制数据走向。这听起来像一个三闸（trigate）晶体管，Intel计划在未来三到七年以内使用它。

正式的文档会在当地时间12月13日公布，欲知详情如何，且听下回分解：）

东芝和加州大学产品结构示意图

Intel产品结构示意图