正文内容 评论(0)
台积电40nm工艺良率再度降低至40%
台积电CEO张忠谋在7月底的时候就表示40nm良率已达60%,然而近日又有消息传出台积电在40nm工艺上再遇障碍,良率下降至40%。这一消息也得到了台积电主席张忠谋的证实,不过他表示本季度就可解决该问题。
根据张忠谋的介绍,台积电此次遇到的是设备腔体接合(chamber matching)问题。AMD此前已经发布了采用40nm工艺的Radeon 5870显卡,而NVIDIA则计划在12月发布基于该工艺的GT300显卡核心,台积电40nm良率的再度降低有可能会影响到两大客户的产品销售计划。
根据台积电刚刚发布的第三季度财报,45/40nm工艺的晶圆收入占到了总收入的4%,四倍于第二季度,台积电还打算到年底时将此数字提高到10%。
此外鉴于40nm、65nm工艺晶圆需求的增加,台积电首席财务官Lora Ho表示,他们已经将本年度的财政预算提高至27亿美元。
本文收录在
#快讯
- 热门文章
- 换一波
- 好物推荐
- 换一波
- 关注我们
-
微博:快科技官方
快科技官方微博 -
今日头条:快科技
带来硬件软件、手机数码最快资讯! -
抖音:kkjcn
科技快讯、手机开箱、产品体验、应用推荐...