AMD和惠普公司的专家日前为PCI Express 3.0开发了两个新的扩展功能规范，藉由这两项新规范，除了可以降低相关微电路成本外还可以增加对多协议的支持，并且可以降低设备对中央处理器的访问频率。

相关开发人员希望他们的提案能够被明年才发布的PCI-E 3.0规范所采纳。上述两个扩展功能并不互相依赖，它们主要应用于内置系统或高速系统的图形应用。第一个扩展功能被称为多路复用协议，它利用板卡上的一系列模块，实现PCI-E和其他7种不同的协议之间的动态切换。利用该功能，我们可以构建这样一个解决方案：通过PCI-E接口，处理器和显卡通过QPI（Quick Path Interconnect）或者HT（Hyper Transport）连接。

第二个扩展功能被称为轻信息，它允许协处理器及外围设备在存储系统的支持下，通过PCI-E接口互相通信，而不必再经过中央处理器。例如，以太网交换机可以不通过中央处理器而独立的编码和解码数据。

另外，这两项扩展功能适用于工作频率为2.5GHz、5GHz和8GHz版本的PCI-E规范。

PCI-E 3.0规范向下兼容PCI-E 2.0和PCI-E 1.0，最高传输速度可达32GB/s，有望在2010年出现相关产品。