本月初，AMD正式揭晓了代号“Rome”(罗马)的第二代EPYC霄龙处理器，全球第一款采用7nm工艺的数据中心处理器，基于全新的Zen 2架构，单颗拥有最多64个物理核心(128个逻辑核心)，比第一代翻番，并特别设计了一个14nm I/O Die负责超多核心高速互连。

Rome EPYC正在客户验证阶段，将在明年按时发布，并且已经赢得了至少两套超级计算机的订单，其中德国的会配备一万颗64核心。

现在，Rome EPYC的工程样品首次曝光了，编号为“2S1404E2VJUG5_20/14_N”。

具体来说：

－ 2代表ES1第一版工程样品

－ S代表Sever服务器

－ 140代表基准频率1.4GHz

－ 4代表修订版本

－ E2不详可能是热设计功耗

－ V代表封装接口SP2 LGA4094(保持不变)

－ J代表核心数量64个

－ U代表32MB二级缓存(64×512KB)、128MB三级缓存

－ G5不详可能是步进版本

－ 20/14代表加速频率2.0GHz、基准频率1.4GHz

这样的频率显然太低了，毕竟是工程样品嘛，这都是惯例，而德国斯图加特高性能计算中心(HLRS)的那套超算用的64核心EPYC，频率设定为2.35GHz。

这样的U，双路就是128核心256线程，Intel好不容易胶水堆出来的96核心192线程又被狠狠压了下去。