正文内容 评论(0

技术控别错过!Haswell底层海量细节公布
2014-02-10 09:55:37  出处:快科技 作者:上方文Q 编辑:上方文Q     评论(0)点击可以复制本篇文章的标题和链接

Haswell处理器虽然已经发布了半年多,架构方面的很多细节也都早已公开,但是在内核尺寸、晶体管规模、功能模块分布、封装设计、Crystalwell eDRAM嵌入式缓存等方面,外界仍然所知甚少。在本周的ISSCC 2014国际固态电路会议上,Intel终于慷慨地放出了大量技术文档,揭开了Haswell底层的诸多秘密。

首先是不同版本的官方晶体管数量、内核面积。发布时,Intel仅公布了ULT 2+3(双核/整合芯片组/GT3核显)、4+2(四核/无芯片组/GT2核显)的数据,现在又给出了最大和最小的两个版本,基本齐了:

Haswell家族中最大个儿的当属四核心、GT3e核显加缓存。此前的粗略测量值为处理器264平方毫米、缓存84平方毫米,官方数据则是260、77平方毫米。处理器本身集成了大约17亿个晶体管,但缓存用了多少仍然是个谜。

最小巧的是双核心、GT2,仅仅130平方毫米,消耗了9.6亿个晶体管。

ULT 2+2(双核心/GT2核显)还是隐藏状态,但是简单计算可知,GT3、GT2两种核显之间差大约3亿个晶体管,因此ULT 2+2的规模差不多应该也是1亿个左右。

技术控别错过!Haswell底层海量细节公布
Haswell内核参数、四核GT2/双核GT3内核图(它俩面积很接近)

技术控别错过!Haswell底层海量细节公布
Haswell五种版本配置、内核面积、晶体管数量

技术控别错过!Haswell底层海量细节公布
Haswell五种版本的内部模块分布图

接下来说说缓存。同样是22nm 3D工艺制造,每个单元面积0.029平方微米,每平方毫米容量17.5Mb,总容量128MB,分为八个宏(Macro),每个16MB,运行频率1.6GHz。

Intel宣称,这些缓存可以带来10-75%的性能提升

在处理器与缓存、处理器与整合芯片组之间,Intel都采用了所谓的OPIO(On-Package IO/整合封装输入输出)互连接口,位宽4×16-bit,其中与缓存之间速率6.4GT/s、带宽102.4GB/s、功耗1W,而与整合芯片组之间速率2GT/s、带宽4GB/s、功耗32mW。

处理器与缓存、芯片组之间的距离仅仅1.5毫米,OPIO因此可以做得极其简单,而且能够让产品和工艺更加灵活,并降低平台功耗和尺寸。

技术控别错过!Haswell底层海量细节公布
eDRAM缓存内核图、关键参数、性能提升

技术控别错过!Haswell底层海量细节公布
双芯片封装与互连架构

责任编辑:

  • 支持打赏
  • 支持0

  • 反对

  • 打赏

文章价值打分

当前文章打分0 分,共有0人打分
  • 分享好友:
  • |
本文收录在
#Intel#CPU处理器

  • 热门文章
  • 换一波

  • 好物推荐
  • 换一波

  • 关注我们

  • 微博

    微博:快科技官方

    快科技官方微博
  • 今日头条

    今日头条:快科技

    带来硬件软件、手机数码最快资讯!
  • 抖音

    抖音:kkjcn

    科技快讯、手机开箱、产品体验、应用推荐...