[DDR的未来之路]

如果永远在频率上进行无休止的竞争，那么DDR技术终究会曲终人散，因为频率的提升并不能令性能大幅度提高。如果想要获得质的飞跃，那么就必须从核心上进行改造。DDR2与DDR3是全新的技术，虽然它脱胎于DDR，但是拥有更多先进技术的DDR2与DDR3还是毫无争议地成为令人瞩目的技术。

DDR2带来更高的频率与更低的功耗

DDR2相对于DDR技术提高在于可以读写分离。在传统的DDR中，爆发式读取过程是并行进行的，而且数据控制接脚为单项，导致上行与下行的带宽降低。但是DDR2可以采用双向数据控制接脚，从而实现更高的等效频率带宽。令人感到意外的是，制定DDR标准的JEDEC组织可能不会对DDR2的工作频率作出具体规定。如果届时真的这样的话，那么内存市场将发生翻天覆地的变化。由于DDR2仅仅需要1.8V的核心电压，因此使用更高的频率来提升性能是势在必行的。此外，为了减小信号窜扰，DDR2将使用ODT技术以确保最优化的单周期波形。这样一来，生产DDR2将成为一件非常不容易的事情。如果按照300MHz（等效为600MHz DDR）来计算，那么0.11微米的工艺技术将是必须的，此外内存芯片的封装工艺也将起到极为关键的作用。

图1 Corsair推出PC4300 DDR2 内存

综合这两项因素，实力相差悬殊的各大内存芯片生产商将会在产品上有很大的不同，JEDEC组织放给厂商更多的自由也是很明智的，因为这样有利于形成市场竞争，从根本上促进DDR的发展。也许以后我们购买内存时要像购买CPU那样仔细地看清频率，因为届时内存将完全采取异步运行技术，完全脱离与CPU外频的关系，对系统的整体性能产生很大的影响。然而不得不承认，尽管DDR2可能在生产技术上存在一定的困难，不过其更出色的等效频率与低功耗表现将令业界十分期待。

DDR3有望提前取代DDR2

DDR2的缺点在于爆发限制（Burst Limitation）。爆发动作是指从内存中连续的地址读取有限的数据，在一个DDR设备的频率周期中，可以读取两个各长n-bit的数据。这两个数据信号必须在内存中的相同位置（由逻辑电路寻址），稍后才能移往下一位置。从偶数字节地址起始的全页递增爆发读取（Full-page Increment Burst）来说是没有问题的，因为读取的第二道数据在显存中的地址仍旧和第一道数据相同。但是对由奇数字节地址起始的全页递增爆发读取来说就没有用了，因为两者的数据位置不同，也造成DDR2设备在预读取功能上的限制。

更为令人遗憾的是，DDR2的显存延时表现也令人无法完全满意。目前DDR2的CL最低值为3，最高为5，并且不再有x.5的设计。为了解决这一问题，DDR2采用了前置CAS技术，并引入了AL值的概念。不过前置CAS在解决老问题的同时也带来了新的问题—在背靠背式读取时，仍将经过AL+CL的潜伏期才能读取数据，比传统的只有CL相比，读取的延迟反而增加了。

继Elpida、HY、珏创等厂商相继推出DDR2内存芯片之后，日前美凯龙和三星更进一步，推出了DDR3内存芯片，而且具有巨大产量优势的HY也表示已经为DDR3作好了一切准备。DDR3显存具备目前业界最高的显存工作频率，而耗能却很低。同时，DDR3内存所需要的配件更少，约束条件也更低。据悉，美凯龙采用了0.11微米技术打造DDR3芯片，首批产品将工作频率定在800MHz。可以说，DDR3是目前市场上最快速的内存产品。DDR3单内存芯片的数据带宽比DDR2提升了50%，而耗电却进一步减小，这将使得更大容量的内存成为可能。

出于兼容性的考虑，DDR2标准在制定之初显得有些缩手缩脚，这也直接导致其各方面表现比起DDR没有长足进步。新一代的DDR3在采用了ODT（核心整合终结器）技术以及用于优化性能的EMRS技术，同时也允许输入时钟异步。在针脚定义方面，DDR3表现出很强的独立性，甚至敢于彻底抛弃TSOPII与mBGA封装形式，采用更为先进的FBGA封装。

从长远趋势来看，拥有单芯片位宽优势以及频率和功耗优势的DDR3迟早会取代DDR2，甚至DDR2很可能将会是过渡性技术。但是不要忘记，如今Intel的925X芯片组已经箭在弦上，一旦Intel正式发布该芯片组，DDR2势必会打进民用市场。从某种程度而言，925X芯片组将会是DDR2内存的风向标，一旦Intel取消该芯片组，也就意味着DDR2很可能直接被DDR3所取代。

    [RAMBUS永不言败]

当Intel提出双通道DDR芯片组时，RAMBUS已经失去了最后一张王牌。不过这并不意味着RDRAM会就此退出历史舞台。通过64位RDRAM与XDR技术，雄心勃勃的RAMBUS公司渴望东山再起。

64位RDRAM

如果RDRAM仅仅是在频率上提高的话，那么业界中绝大多数人都不会对它看好。道理很简单，RDRAM之所以节节败退并非因为性能不佳，而是没能很好地控制住成本。尽管目前同容量的RDRAM与DDR的价格差距并不是很大，但是在它们争夺市场份额的最初，RDRAM的价格实在太离谱了，以至于Intel和主板生产商都对其失去了信心。

RAMBUS公司对此也是心知肚明，因此它们将在提高产品性能的同时压缩生产成本，提高良品率。由于目前所有的RDRAM都是32bit的，因此必须将RDRAM内存成对使用，这不但在无形中增加了内存的生产成本，更是令芯片组的设计复杂化，对于RDRAM产品的推广非常不利。64位RDRAM的意义不仅仅局限于成本，性能上的提升也是至关重要的。使用双通道之后，尽管理论带宽并未增加，但是内存控制器的效率将得到更大的提升，RDRAM的威力也得以充分释放。

对于64位RDRAM而言，芯片组与主板的支持十分关键。为了尽量减小主板厂商的生产难度、提高产品的吸引力、保证兼容性，RAMBUS公司开发了PC1600标准的插槽，其针脚定义与以往并没有很大的差别，而且内存生产商也只需要作很小的改动就能生产出64位RDRAM。

XDR内存

XDR是RAMBUS公司的新一代RDRAM内存，其中XDR代表eXtreme Data Rate DRA的缩写。因为XDR采用“Octal Data Rate”八倍速传输，在一个时钟周期中传送8bit的数据，因此实际频率仅仅是400MHz的XDR等效于3.2GHz的SDRAM内存，可以达到惊人的内存带宽。

相比之下，DDR SDRAM只能在一个时钟周期执行2bit的数据传输，而XDR内存则是8bit，堪称是XDR的核心技术。在一个时钟周期内（一个上升沿和一个下降沿），XDR DRAM进行了4次时钟采样，在采样的每个上升沿和下降沿都传输了1bit的数据，因此在一个时钟周期内，XDR可以传输8bit的数据。

XDR协议使用了一种“中性”的传输标准，即所有的数据必须按照规定的速率进行发送，但是数据可以根据时钟的边界在任意相位内进行发送。在这个协议下，形成了XDR FlexPhase电路，它集成于XIO单元中，确保了数据最高的传输速率。在XDR的工作过程中，首先由XCG根据系统时钟产生CTM控制信号，随即CTM控制信号直接传输至ASIC设备，ASIC设备根据CTM信号调用XIO部件，XIO部件通过PLL来生成内部的XDR数据时钟。在此过程中，CTM会沿着互连总线传输给每一个DRAM CFM部件。CFM主要是对DRAM每一个引脚进行数据收发和信号控制。

XDR与上一代RDRAM最大区别就是具有独立的数据和地址/指令总线。RDRAM的结构需要数据通过所有的内存模块，这也造成了RDRAM为人诟病的高延迟性。好在XDR通过两条独立的总线解决了这一问题，其中地址/指令总线还是需要经过所有的内存模块，不过数据则可以由内存控制器直接进入对应的模块。和RDRAM一样，XDR也需要一个独立的频率发生器芯片。RDRAM的频率发生器是其能否在主板上稳定工作的关键，也决定了RDRAM能够以怎样的频率工作。如果RDRAM的频率发生器质量不够好，那么将会限制内存模块的性能发挥。不过这一切对于XDR而言都不是问题了，Cypress和ICS都已经签约为XDR制造频率发生器，两家公司实力都不容小觑。

    [FB-DIMM内存规范]

Intel在前不久的IDF论坛上宣布了Memory Implementers Forum（MIF）新组织，以开发FB-DIMM内存规范。FB-DIMM是一种全新的原生串行内存总线标准，替代目前的DIMM设计。不过FB-DIMM仅仅是内存规范，而并非内存芯片技术，但是这肯定将带给内存模块以惊人的变化，甚至可能彻底改变目前的内存架构与内存控制器设计。

FB-DIMM就是全缓冲内存模组，其主要目的是解决普通的DDR 与 Registered DDR内存的发展局限性。目前的DIMM内存模组采用一种“短线连接”（Stub-bus）的拓扑结构。在这种结构中，每个芯片与内存控制器的数据总线都有一个短小的线路相连，这样会造成电阻抗的不连续性，从而影响信号的稳定与完整，频率越高或芯片颗粒越多，影响也就越大。随着时钟频率的提高，这种结构对内存通道内芯片数量的限制作用也越来越大。速度与容量间存在着一定的反比关系。因此，迄今为止，速度、价格、容量这三个内存的指标在普通的DDR内存上并不可能同时实现。

现在我们以DDR内存为例，在DDR内存从DDR200提升到DDR2 533时，可以安排的内存通道就急剧减少了，DDR200可以使用四条内存通道或插槽，但在DDR2 533上就很难实现。这对未来的更加高要求的应用并不是个好消息。

FB-DIMM内存与普通DDR内存有了很大的变化。首先，DIMM与内存控制器之间的数据与命令传输不再是传统的并行线路，而采用了类似于PCI-Express的串行接口多路并联的设计，以串行的方式进行数据传输。另外，每个DRAM芯片不再直接与内存控制器进行数据交换。事实上，除了时钟信号与系统管理总线的访问，其他的命令与数据的I/O都要经过位于DIMM上的内存缓冲器（Memory Buffer）的中转，从而解决了 “短线连接”（Stub-bus）的拓扑结构带来的弊端。由于采用串行连接，可以用更少的引脚建立更多的内存通道，也是由于串行连接，还可以使通道内的芯片容积大幅度增加，从而扩大了内存子系统的容量。

    [内存储器革命：MRAM（1）]

尽管内存技术在几十年的发展过程中已经有了很大的变化，而且性能也提高了不少，但是并没有实质性的改变。因为这些产品都是基于动态随机访问存储器DRAM（dynamic random-access memory）的，一旦没有持续的电力，所存储的数据就会立即消失，这就直接导致目前的PC必需经历一段不短的时间进行启动才能正式使用，而无法像其他家电一样即开即用。然而MRAM却是一种全新的技术，甚至有望令PC的应用方式彻底改变。

MRAM的技术精髓

MRAM（Magnetic Random Access Memory）是一种非易失性的磁性随机存储器，所谓“非易失性”是指关掉电源后，仍可以保持记忆完整，功能与目前极为流行的闪存芯片类似。而“随机存取”是指CPU读取资料时，不一定要从头开始，随时可用相同的速率，从内存的任何部位读写信息。MRAM运作的基本原理与硬盘驱动器相同。和在硬盘上存储数据一样，数据以磁性的方向为依据，存储为0或1。它存储的数据具有永久性，直到被外界的磁场影响，才会改变这个磁性数据。因为运用磁性存储数据，所以MRAM在容量成本上有了很大的降低。

但是MRAM的磁介质与硬盘有着很大的不同。它的磁密度要大得多，也相当薄，因此产生的自感和阻尼要少得多，这也是MRAM速度大大快于硬盘的重要原因。当进行读写操作时，MRAM中的磁极方向控制单元（Magnetization Direction Control Unit）会使用相反的磁力方向，以使数据流水线能同时进行读写操作，不延误时间。但是，MRAM的这种设计方案也不是没有坏处，当磁密度小到一定程度时，会产生一定的信号干扰，对于MRAM工作的稳定性有所影响。不过目前的制作工艺相当先进，已经完全能够解决这一问题。

此外，当感应磁场通过MRAM的层面时，又会产生微小的区别抵抗力（Differential Resistance），这是因为感应磁场建立的顺磁场在其相反的存储状态中磁化而形成的，这也是各向异性的磁致电阻（AMR）的缺点之一。AMR的缺点暂时还是无法避免的，但是它对MRAM的正面影响要远大于幅面影响。

令速度飞跃的PSV技术

限于目前MRAM的基本结构，它的速度势必不可能达到令人完全满意的程度，尤其是在等待周期和信号衰减方面。较长的等待周期使得MRAM在作为内存储器时有了致命的弱点，而信号衰减更令MRAM在速度上的缺陷雪上加霜。

为了解决这一问题，业界开发了Pseudo-Spin Valve技术（伪旋转真空管），这大大提高了MRAM的读写周期与潜伏周期（等待周期），也同时加强了层与层之间的信号。保守一点说，配备了PSV技术的MRAM在这两项指标上已经完全超越了现在的任何DRAM内存（自然包括DDR和RDRAM），而以前这些都是MRAM受业界置疑的核心问题。从某种程度而言，PSV为MRAM铺平了发展普及的道路。

从图4中，我们可以看出有2个磁层（分别是图中的H和I），它们以错位的方式区分磁场偏转程度的大小，使两个层面形成大小相差很大的偏转，这令MRAM在层与层之间的信号衰减降低很多。而且，做到这一点并不困难，成本也是很低的。因为两个层面只要使用材料相同而厚度不同的磁膜层（magnetic films）就可以了。

由于PSV技术，较薄的磁膜层转向较低的数据扫描场，而较厚的磁膜层转向较高的数据扫描场，此时，两个层之间的磁阻尼就削弱不少，也就自然完全改善了MRAM的等待周期。PSV技术使得GMR巨磁阻的有效范围更大，这也是PSV提高MRAM速度的原因之一。

    [内存储器革命：MRAM（2）]

VRGC的应用

在高密度MRAM模块中，会遇到磁的不规则漩涡（magnetic anomalies vortices），这种漩涡引起了磁极的老化，甚至导致读写错误。这也就是说，MRAM的寿命和稳定性会随着MRAM容量的增加而面临严峻的考验。为此，VERTICAL RING GMR CELLS技术（垂直环绕巨磁阻单元）诞生了，它的模式如图5。

很明显，VRGC让磁层有了软硬之分。大家可不要小看这一简单的变化，因为这样一来，垂直排列的巨磁阻会将不规则漩涡基本消除，很有效地解决了MRAM的老化问题。此外，为了加强MRAM的稳定性，避免读写错误，VRGC技术在每一基本单元额外加入了一对平行字符线，这有点类似目前普遍应用于服务器内存的校验功能。

MRAM与其它存储器的比较

对于存储器而言，重要的技术指标无非就是速度、是否为非易失性、功耗、成本、体积、寿命等。在这些方面，目前已经有很多产品做出了各种各样的努力，但是始终只能偏重某一方面，而不是面面俱到。也许大家最为看重的是MRAM的非易失性，这的确是很诱人的，毕竟它让使用MRAM内存的电脑可以像电视或者收音机那样能够马上启动。但是话又说回来，除了MRAM，目前也有不少非易失性存储器，其中包括大家最为熟悉的磁盘（硬盘、软盘）、Flash Memory（闪存）和EPROM。

毫无疑问，作为内存储器，磁盘是绝对不行的，因为速度实在太慢了，尽管它的容量很大。至于Flash Memory中极为流行的Compact Flash、SmartMedia和Memory Stick则在寿命上完全不能符合内存储器的要求。一般的Flash Memory在经过大约10000次读写周期以后就会报废，而内存储器的读写是相当频繁而且无序的。要是强行将Flash Memory作为内存储器使用，那么也许满负荷工作200个小时就报废了。当然，闪存用于数码相机、MP3播放机等信息家电产品还是很合适的。最后就是EPROM，也就是大家主板上BIOS块。它具有较快的速度，但是体积和成本都是令人无法想象的，而且寿命也一般，更是不能用作内存储器。

与面前流行的DDR或是RDRAM相比，MRAM的优势依然明显。撇开令人垂涎欲滴的非易失性不谈，仅在速度、功耗和体积上，MRAM也有较大的优势。下面，我们把这些存储器种类进行一番简单的对比，让大家有一个更加感性的认识，见下表。

MRAM的前景

自从Honeywell成功提出MRAM原型之后，IBM和摩托罗拉等厂商便积极开始了实质性的研发工作。相比之下，目前似乎是摩托罗拉更为主动一些。因为半年之前，摩托罗拉在国际固体电路会议上首次展示其256KB MRAM通用存储器芯片，这款芯片是摩托罗拉实验室与DigitalDNA 实验室共同合作的结果，其结构是16KB×16，读写周期小于50ns，在3伏特电压下读功耗为24mW。该芯片的研制成功是MRAM工业界发展过程中的一个的里程碑。按照摩托罗拉的说法，在2004年将进行MRAM 样品的批量生产。

当然，蓝色巨人IBM的实力也是不容忽视的。为了更好地争夺MRAM市场的先机，IBM还与著名的Infineon Technologies公司正式联手发展，而且这种合作并不仅仅是技术与生产的组合，而是研发上的互相支持，这是更加具有意义的。此外，在IBM的官方网站中，我们也能看到IBM实验室对于MRAM的重视，仅是研发经费就让人感到吃惊。而且IBM对于MRAM的前景非常看好，并据IBM透露，最初生产的芯片存储能力为256M，随着技术的不断革新，芯片存储能力将进一步提升，而读写周期将控制在10ns以内，功耗将小于8mW。

除了以上两大巨头之外，日韩的实力也令人刮目相看。韩国的三星电子于2000年成立了国家级自旋电子研究所，因此在经费和技术上完全具有与IBM或者摩托罗拉一拼的实力。而日本日立和松下电子也是蠢蠢欲动，尽管它们在MRAM上的起步晚了一些，但是日本厂商传统的强大研发实力还是让人对其充满信心。

毫无疑问，MRAM在几年后逐步普及是大势所趋，各国的大型公司也为之挥金如土。之所以这样，是因为MRAM的应用范围不仅仅局限于PC，而是所有的电子产品，包括移动电话、以数码相机为代表的消费类电子产品，甚至在航天工业中得到应用，为航天系统提供关键性的存储器部件。

就目前的MRAM而言，当务之急就是尽快克服所有的非技术性难关，进入大规模的量产阶段，以此来不断降低成本、刺激市场、奠定市场份额。不过，从DRAM的发展历程来看，MRAM也许还有很长一段路要走。也许我们今天的讨论的MRAM还是最初级的MRAM，将来的MRAM在各方面的性能将更加强大，这点就像当初的EDO与现在的RDRAM的差距一样。

只有形成竞争机制后，产品才能得到健康正常的发展，目前内存技术正是处于这一良性循环阶段。今后内存技术发展格局将是扑朔迷离、难以预测的，我们将拭目以待。