• 快科技
  • 中文科技资讯专业发布平台
Intel畅谈Nehalem、Larrabee、多核心技术
2008-03-18 10:38:25  出处:快科技 作者:上方文Q 编辑:上方文Q   点击可以复制本篇文章的标题和链接
猜你想看:默认

Intel称,Nehalem可同时处理128个微指令(micro-op),比Penryn的96个多出三分之一,再加上每个核心都能同时处理两个线程,因而可以实现更强大的指令级并行(ILP)。

Nehalem的其他架构改进还有:更快的缓存访问速度、更强的同步原语性能、每核心新增第二级分支预测、重命名堆栈返回缓存。

不过Nehalem的解码和前端设计没有显著变化,和Core架构一样还是4-issue设计。预计再次变革要等到32nm Sandy Bridge时代。

Intel畅谈Nehalem、Larrabee、多核心技术 

Nehalem还特别支持双路同步多线程(SMT)技术,和Pentium 4的超线程(HT)技术类似,但由于Nehalem的流水线比NetBurst更短、核心数据获取能力更强,因此Nehalem的多线程性能将得到明显提升。

Intel畅谈Nehalem、Larrabee、多核心技术 

缓存架构方面,Nehalem相比Penryn可以说是发生了翻天覆地的变化。除了32KB一级指令缓存和32KB一级数据缓存,二级缓存和三级缓存都是新的:每个核心都独自拥有256KB二级缓存,虽然容量比Penryn小,但延迟更低;共享缓存则变成了8MB三级缓存。

这种架构设计与AMD K10 Phenom类似,但其实大不一样:AMD采用了非独占(Exclusive)设计,Intel则是独占(Inclusive)设计,也就是每级缓存都保留来自低级缓存的数据拷贝。

此外Intel还加入了第二级TLB,与第二级分支预测类似。如果第一级TLB里找不到物理、虚拟地址映射,就可以在第二级TLB里寻找,而不必前往缓存,从而保持高性能和低延迟。

Intel畅谈Nehalem、Larrabee、多核心技术 

接下来看看Nehalem平台设计。桌面方面将集成DDR3内存控制器,最高DDR3-1333每核心三通道,同时还有更大的带宽和更低的内存延迟。

服务器方面重点是QPI点对点总线设计,每路两个链接,每条链接最高带宽25.6Gb/s。

Intel畅谈Nehalem、Larrabee、多核心技术

 Intel畅谈Nehalem、Larrabee、多核心技术

  • 文章纠错

  • 文章价值打分
    当前文章打分0 分,共有0人打分
    文章观点支持

    +0
    +0